Название: Языки VHDL и VERILOG в проектировании цифровой аппаратуры на ПЛИС
Автор: Поляков А.К.
Издательство: ИД МЭИ
Год: 2012
Страниц: 221
ISBN: 978-5-383-00773-0
Формат: PDF
Размер: 11 Мб
Язык: русский
В настоящем пособии содержится материал по современным методам проектирования цифровых систем на базе программируемых логических схем (ПЛИС) с использованием языков описания аппаратуры HDL — VHDL и VERILOG. Рассмотрены основы проектирования синхронных схем, схемотехники ПЛИС, систем автоматизации проектирования и моделирования цифровой аппаратуры.
Представлены основные элементы синтаксиса и семантики обоих языков, особенности структурных и функциональных описаний аппаратуры, специфика синтезабельных описаний. Особое внимание уделено рассмотрению общих элементов HDL и примерам их использования.
Пособие предназначено для студентов, обучающихся по направлению «Информатика и вычислительная техника».
Скачать Поляков А.К. - Языки VHDL и VERILOG в проектировании цифровой аппаратуры на ПЛИС (2012)
.