Название: Языки VHDL и VERILOG в проектировании цифровой аппаратурыАвтор: Поляков А.К.
Издательство: СОЛОН-Пресс
Год: 2016
Cтраниц: 313
Формат: pdf
Размер: 53 мб
Язык: русский
Книга посвящена проектированию цифровых систем с помощью высокоуровневых языков описания аппаратуры (Hardware Description Language — HDL) — Verilog и VHDL. Эти языки являются международным стандартом и используются как системами анализа (моделирование), так и системами синтеза цифровой аппаратуры. С единых позиций изложены основные концепции этих языков. Даны рекомендации по стилю кодирования, синтезабельности и верификации HDL-описаний проектируемых систем. Приведены примеры синтезабельных описаний узлов и устройств и организации функциональных тестов. В приложение вынесены справочные данные по языкам VHDL и VERILOG. Автор предполагает, что читатель знаком с основами программирования и основами проектирования цифровых устройств.
Скачать Поляков А.К. Языки VHDL и VERILOG в проектировании цифровой аппаратуры